Étape 4: Le « calendrier »
Ce code est une directive du compilateur qui définit le temps de"référence" (dans ce cas, 1ns) et le "temps de précision" (dans ce cas, 1ps). Dans les circuits en fait, vous allez implémenter sur votre planche à dessin, échelle de temps n’est pas qu’important comme le FPGA ne peut pas implémenter des retards spécifiques porte ou autres manipulations de temps. Mais pour les simulations de cette ligne est très importante.
Vous découvrirez plus tard que nous pouvons simuler des retards de la porte pour trouver glitches ou que le système « attendre » un certain temps avant qu’il modifie les conditions. Le temps de « référence » est ce que vous pouvez considérer comme l’unité par défaut : Si vous étiez à coder un temps de retard (cela sera expliqué dans un module plus tard) de « #5 », le compilateur par défaut à 5 nanosecondes. Pour la simulation, fins, la plus précise, vous pouvez être est dicté par le « temps de précision », dans ce cas, résolution de picoseconde.
