Cette brève série de leçons semi courts sur Verilog est conçue comme une introduction à la langue et je l’espère encourager les lecteurs d’approfondir la conception de FPGA.
Ces didacticiels suppose que vous êtes familier avec des circuits de logique de base et des équations logiques, ainsi que liés à des comportements.
Je pose cette question pour vous : Si F = (A • B) et A est logique haut et B logique faible, ce qui est F ? Si vous ne pouvez pas répondre à cette question, je recommande que vous revisiter vos études de circuit logique. Circuit logique tutoriels sont une possibilité si sont assez demandées.
Liste des points de base à savoir avant de commencer :
-Les fonctions des portes de base logique (AND, OR, NAND, XOR,...)
-La différence entre « grande logique » et « logique faible » et que l'on est représenté par un « 1 » et qui, par un « 0 »
Familiarité avec C/C++ est utile (parfois) mais pas obligatoire du tout.
Si vous êtes prêt à suivre ce didacticiel, vous aurez besoin de deux choses :
-Un IDE pour vos Verilog (je recommande fortement Xilinx ISE Design Suite ; après que inscription gratuite, vous pouvez télécharger cet IDE très robuste)
-Une planche de conception numérique FPGA (je préfère les conseils d’administration de Digilent Inc. pour leur facilité d’utilisation et de conception « dur à la ruine »)
Il y a une abondante documentation sur l’ISE là-bas donc je vais pas sur la façon d’utiliser le logiciel.
L’image de cette Introduction est d’une fenêtre typique d’ISE avec éditeur de texte, répertoire du module et processus volet ouvert.
Oh et sur une diapositive, vous verrez les titres qui commencent par VM x.x ; Cela signifie Verilog Module et rend un peu plus facile à suivre.
Vers Verilog !