Étape 10 : réflexion
Votre premier programme fonctionnait!? S’il n’a pas, essayer de comprendre pourquoi. Si il l’a fait, envisager de déconner avec d’autres opérateurs dans l’instruction assign : pouvez-vous faire conduit une logique 1 si l’interrupteur [0] est une logique 0 ou interrupteur [1] est une logique 1 ?
Sur la photo, c’est ce que le panneau « Processus » va ressembler dans ISE devraient votre Verilog et UCF créer un bitstream valide. Cela ne garantit pas que le circuit comporte comment vous voulez, qu’uncircuit sera créé sur votre carte FPGA.