Étape 2: Lane instanciation
Dans cette étape de notre module VHDL, il nous fallait créer les différentes voies pour les obstacles présents dans. Nous avons utilisé game_clock et obst_in du précédent module « logique de jeu » pour devenir les entrées dans cette nouvelle entité. Utilise également les morts et réinitialisé comme entrées, une sortie sera présente appelé lane_out. Dans l’architecture de ce module, une voie de début avec aucun obstacle largeur 32 bits est utilisé.
Un processus appelé « shift » est alors mis en œuvre avec une liste de sensibilité y compris game_clock, obst_in, morte et remise à zéro. Grâce à un if/else instruction il est déterminé à passer l’obstacle ou non. Toutefois, si reset ou morts sont élevés, puis la voie va retourner à l’état initial de tous les 0 pour les 32 bits.