Étape 4: Étape 4: créer le module compteur
Nous avons besoin d’ajouter des sources. Aller le navigateur de flux, puis cliquez sur « Ajouter des ressources »
Puis, choisissez "ajouter ou créer des ressources de conception » et le prochain. Ceci vous amènera à ajouter ou créer des fichiers interface. Il suffit de suivre ce que nous avons fait à l’étape 2 pour créer un fichier de verilog. Vous pouvez saisir entrées ou sorties. Ou bien, vous venez de l’ignorer et faire que lorsque vous écrivez le code.
Après avoir créé le fichier, nous pouvons écrire la logique du compteur. L’entrée est la vitesse d’horloge de conduire le compteur et les sorties sont 3 bits dans le compteur – Q1, Q2 et Q3.
Fondamentalement, le compteur va compter de 0 à 7 en décimal (2 ^ 3 -1). Nous avons donc, actuelles et prochaines des États. L’état actuel est le bit stocké dans le registre actuellement et l’état suivant est le bit qui sera mis dans le registre lorsque l’horloge atteint le bord positif.
L’état actuel est la sortie Q, tandis que nous nommons variables pour le prochain état D0, D1 et D2
Ainsi, nous pouvons décrire la logique de l’état actuel et le prochain comme suit. Lorsque nous aurons fini de compter 7, le compteur revient à 0. (voir le tableau)
Nous pouvons utiliser K-map pour générer l’équation logique pour chaque bit dans l’état suivant. Ensuite, nous utilisons la bascule (fonction de la bibliothèque alors) pour générer la sortie.
Remarque : vous pouvez utiliser l’état comportemental pour écrire la logique du compteur. Il y a un exemple dans Digilent apprendre le site : https://learn.digilentinc.com/Documents/262
Vous pouvez trouver le code détaillé avec commentaires dans le fichier projet.