J’ai fait ce projet pour une classe en ligne. Le projet est écrit en Verilog. Le générateur d’horloge, les enable_sr (enable chiffres) et les modules ssd (affichage 7 segments) ont été fournis. Ma tâche consistait à écrire le module supérieur et les modules de comptoir pour faire un chronomètre sur le segment 7 afficher. A l’origine, le projet a été réalisé en Basys 2. J’ai aussi utilisé de Xilinx ISE Webpack. Maintenant, j’ai modifié le projet et mis en œuvre sur Basys 3. En outre, j’ai utilisé Vivado Webpack au lieu de l’ISE. J’ai également écrit à un guide de démarrage pour Vivado.
