Étape 5: Concevoir une porte de logique NAND d’entrée 3
1. conception du schéma
• La NAND d’entrée trois auront trois transistors en série. Afin d’avoir égales fois grandeur et décadence de la taille de 3 transistors en série doivent être 3 fois plus grands.
• Dimensionner les transistors correctement est essentiel pour un schéma correct.
2. conception de la mise en page
• Étudier l’utilisation des doigts et des multiplicateur paramètres pour créer des combinaisons de transistor parallèles et de série
• Réduire au minimum le domaine de la mise en page
3. Vérifier la mise en page
• Vérifier les DRC et LVS teste
Réalisations attendues :
• Schéma
• Mise en page
• Sortie réussie de la RDC
• Sortie réussie LVS
Chaque produit livrable doit être correctement documenté et présenté à l’adjoint d’enseignement avant le rapport de laboratoire date d’échéance.