Étape 5: Concevoir un décodeur binaire
Dans cette section, nous allons concevoir un décodeur binaire 3:8. Commutateurs
0 à 2 sont utilisés comme entrées pour décodeur 3:8 et 8 LED embarqué est utilisées pour indiquer la sortie du décodeur.
Créez un projet dans Xilinx ISE cibler la FPGA board que vous utilisez, comme dans les projets précédents.
Créer un Verilog module appelé decoder_3_8 avec entrées I et sortie Y comme suit :
(decoder_3_8) 1 module
2 entrée [2:0] I,
3 sortie Y [7:0]
4) ;
Le moyen le plus efficace pour décrire le comportement d’un décodeur est d’utiliser une instruction case dans une toujours bloquer.
1 reg [7:0] Y ;
2
3 toujours @ (I)
4 commencer
5 cas (I)
3' d0: 6
7 Y = 8' d1 ;
8 3' d1 :
9 Y = 8' d2 ;
10 3' d2 :
11 Y = 8' d4 ;
12 3' d3 :
13 Y = 8' d8 ;
14 3' d4 :
15 Y = 8' d16 ;
16 3' d5 :
17 Y = 8' d32 ;
18 3' d6 :
19 Y = 8' d64 ;
20 3' d7 :
21 Y = 8' d128 ;
22 par défaut :
23 Y = 8' d0 ;
endcase 24
25 fin
Créer une carte et XDC fichier :
-J’ai [2:0] à SW0 SW2, SW1,
-Le Y [7:0] à LED 7-0