Étape 2: Concevoir un multiplexeur
Ce projet commence à la conception d’un 4-1 2-bit bus multiplexeur. Interrupteurs à coulisse bord huit seront utilisés pour fournir les entrées de données et deux boutons poussoirs servira de certains signaux LED 0 et 1 sera utilisé pour montrer la sortie de la multiplexeur. Au lieu d’implémenter le multiplexeur en utilisant les opérateurs logiques, nous allons décrire le circuit sur le plan comportemental en utilisant un bloc toujours et une si déclaration ou une instruction case.
Nous vous présentons trois manières de coder le multiplexeur, sur le plan comportemental, ici. Toutefois, un seul suffit dans votre code. Nous vous encourageons à essayer tous les trois des différentes façons afin de comprendre et vivre la différence dans la syntaxe de Verilog.
Créez un projet dans Xilinx Vivado cibler la FPGA board que vous utilisez, comme vous l’avez fait dans les laboratoires de la précédentes.
Créer un module de Verilog appelé mux_4_1 avec entrées I0, I1, I2, I3, Sel et sortie Y comme suit :
(mux_4_1) 1 module
2 entrée I0 [1:0],
3 entrée I1 [1:0],
4 entrée I2 [1:0],
5 entrée I3 [1:0],
6 entrée [1:0] Sel,
7 sortie Y [1:0]
8) ;