Étape 4: quelques mots sur bus I²C
Brève description du bus
Le bus I²C est un 8 ou 10 bits, protocole de communication série bidirectionnelle, ayant des taux de transfert de 100 KHz, 400 KHz ou récemment 1 MHz (plus de mode rapide). Le bus est constitué de deux signaux bidirectionnels (généralement appelé SCL - serial clock, SDA - données série). Ces signaux se connecter à chaque périphérique I²C dans notre circuit avec que nous voulons communiquer.
Ligne de Thhe SDA est utilisé pour le transfert de données série, la ligne SCL assure que la communication est en phase, dans les deux sens. Outre ces deux, nous devons également I²C maître et les esclaves I²C pour partager un terrain d’entente.
Les broches des dispositifs connectés à un bus I²C sont à collecteur ouvert, ou drain ouvert. Cela signifie qu’ils peuvent apporter à la ligne flottante de communication au sol, et ils peuvent libérer pour atteindre le niveau auquel ils sont tirés vers le haut.
Il est très important de comprendre, que le terme « rejet » ne signifie pas un « 1 », cela signifie seulement, que le maître ou l’esclave n’est pas conduire la ligne de communication. Cela dit, nous devons veiller à ce que la ligne n’est pas devient faible, quand il n’est pas censé. Cela peut être fait en installant une traction sur le rail d’alimentation du circuit. On ne dois pas (ou ne doivent pas) mettre un pull-up à tous les esclaves dans le circuit, ce qui signifierait une connexion parallèle, ce qui - si trop de résistances ont été installés - ne permettrait pas la goupille pour ramener la ligne.
La valeur de la résistance utilisée n’a pas besoin d’être une valeur donnée, généralement quelques résistance k fonctionne parfaitement.
Le protocole I²C est maître-esclave basé. Un maître décide quand les périphériques esclaves communiquent, par l’intermédiaire de certaines données envoyées sur le bus I²C. Dans notre cas, le PIC doit être configuré comme un esclave, puisque l’Arduino sera le maître du circuit. Un esclave est généralement un capteur, une puce de mémoire ou quoi que ce soit en mesure d’étendre les fonctionnalités d’un microcontrôleur.
Toutes les transmissions sont déclenchées par le maître, les esclaves ne communiquent pas quoi que ce soit, sauf si le maître est leur demandant de le faire. Fonctionnement correct de bus I²C suppose qu’une adresse unique esclave est reconnue que par un seul esclave. Quand un esclave est sélectionné, tous les autres esclaves doivent garder le silence.
Le capitaine est responsable de toutes sortes d’horaires - dans la plupart des systèmes (maître unique) la ligne d’horloge est modifiée uniquement par le maître. Autrement dit, la vitesse de la transmission est dictée par le maître I²C du circuit.
• Chaque fois qu’un capitaine souhaite démarrer une transmission, il exécute une séquence de démarrage sur le bus I²C. Une condition de démarrage se produit, lorsque la ligne SDA est amenée au niveau faible, tandis que la ligne SCL est élevée.
• Lorsque le maître veut envoyer un signal, que la transmission est terminée, il envoie une condition d’arrêt, un front montant sur SDA tandis que la valeur SCL est élevée.
• Données se transmet dans le laps de temps entre ces deux événements. Pour un peu de données pour être valide, le SDA doit changer pas de valeur, tandis que la valeur SCL est élevée. Dans l’affirmative, la séquence de bits est interprété à tort comme un arrêt ou commencer à condition et conduit à l’échec de la communication.
Dans mon cas, la transmission de données se faite en groupes de 8 bits. Les données - suivant le modèle big endian - sont cadencées avec le bit le plus significatif va en premier. Après que chaque bit de la 8-ème obtient cadencé, l’esclave doit signaler pour le transfert à considérer un échange de données avec succès. Ce signal est appelé un « reconnaître », et il suppose, que l’esclave fait la ligne SDA descendre au 9-ème horloge signal sur la ligne SCL.
Comme j’ai mentionné précédemment, chaque esclave doit avoir une adresse unique esclave. Cette adresse esclave est 7 bits de longs, ce qui signifie, qu’un total de 128 périphériques peut être attaché au bus I²C, sans n’importe quel genre de trifouillage du circuit.
Quand il s’agit d’aborder, le maître envoie 8 bits, 7 que qui sont l’esclave adresse bits, le dernier d'entre eux, déterminer si le maître désire lire ou écrire dans les registres internes de périphériques esclaves. Ce dernier morceau est connu comme le bit R/W, un « 0 » sur ce champ de bits signifie une écriture, un « 1 » sur ce champ de bits signifie une lecture.
Par exemple, si l'on veut écrire dans un dispositif esclave avec l’adresse esclave 0b1010000, celui-ci doit l’adresser 0b1010000 après le démarrage de la première condition. Si un maître veut lire à partir du même appareil, le premier octet après la condition de départ doit être 0b10100001. Ceux-ci, transformés en donner hexadécimal 0xA0 et 0xA1. Fiches techniques normalement donnent l’adresse de l’esclave au format hexadécimal.
Dans certains cas, le fabricant permet à l’utilisateur d’ajouter plus de la même puce au bus I²C : Ceci est réalisé en permettant à l’utilisateur de contrôler un nombre de bits d’adresse esclave. Par exemple, une EEPROM I²C habituellement a les 3 bits de poids faible de son adresse esclave mis en évidence sur les broches. En tirant ces moyens élevés un « 1 » à la caractéristique dans l’octet d’adresse esclave, en les tirant à sol signifie un « 0 » à cet endroit.
Il existe des situations, où le maître est tout simplement trop rapide pour l’esclave, il veut lire plus vite, que l’esclave pouvait gérer. Pour éviter ce genre de situations, les fabricants d’appareils esclave I²C peuvent construire dans une caractéristique, qui permet à l’esclave tirer la ligne SCL faible, alors qu’ils sont occupés à l’exécution des commandes du maître. Si l’esclave est fait avec mesure, lecture, télédétection, etc. - il libère la ligne SCL, permettant les tractions prendre la ligne haute. Le maître ne lance pas un autre transfert, à moins qu’il voit la ligne SCL haute. Ceci est souvent dénommé 'qui s’étend de horloge'.
Exemple d’une condition de départ, suivie d’une commande de lecture de l’esclave 0xA3. L’opération de lecture est valide, nous avons maintenant ce qui, de l’accusé de réception (reconnaître) le signal envoyé par l’esclave.
J’ai zoomé un peu sur la fin du même transfert de données pour capturer les deux signaux de plus, l’arrêt et l’accusé de réception négatif. Ce modèle binaire se produit à la fin d’une séquence de lecture.
Malheureusement, je n’étais pas en mesure de capturer l’horloge qui s’étend de phases, mais si je vois un tout en travaillant avec le PIC I²C, je m’assurerai de le montrer aux lecteurs.
Donc, nous venons d’apprendre cela et que sur le protocole de communication série nous utiliserons, maintenant nous allons le voir en action. Tout d’abord, permettez-moi de vous présenter un Comité de l’exemple, un outil PC et un programme de microcontrôleur.
