Étape 2: À l’aide de caméra Ov7670 :
Le module caméra est livré avec un en-tête de 9 x 2, le diagramme de broche et la signification de ces goupilles sont indiqués sur les photos.
Il y a trois étapes essentielles pour faire fonctionner la caméra. La première étape est de vérifier que xclk, qui est l’horloge de l’appareil photo, a une fréquence entre 10 et 48 MHz. La deuxième étape consiste à définir le registre nécessaire de caméras avec l’interface CHAJID. L’étape finale consiste à recevoir les données de pixels correctement après avoir défini les registres.
CHAJID :
Tout en définissant les valeurs de Registre, nous administrons les étapes mentionnées ci-dessous. Élément de base est appelé comme phase au transfert de données. Nous pouvons nommer la structure que nous permet de paramétrer les registres comme « La Phase trois, écrire de la Transmission ». Chaque phase contient un total de neuf morceaux. Ces bits neuf se composent de transmission de données séquentielles de huit bits suivie par le neuvième bit. Il s’agit de soins ne soit NA peu selon que la transmission des données est une écriture ou lecture. Le nombre maximum de phases qui peuvent être incluses dans une transmission est trois. Le Bit le plus significatif est toujours envoyé d’abord pour chaque phase. Selon le diagramme de temps SIOC et SIOD, la première phase, nous vous enverrons sera l’adresse IP, le second sera l’adresse de registres et la troisième phase sera la valeur de registre. (La valeur d’adresses IP est 0 x 43 parce que nous faisons une opération d’écriture. Si on veut lire les valeurs de Registre, cette valeur d’adresses IP est 0 x 42).
Remarque : L’interface chajid pour la caméra nécessite de tirer vers le haut de résistances. Vous avez besoin de souder les résistances de 4,7 k de pins sıod et sıoc sur l’appareil photo à alimentation en 3,3 V.
Capture d’Image :
À cette étape, nous obtenons les valeurs des pixels provenant de d0-d7 broches à l’aide de Vsync, href et pclk des signaux. VSYNC détermine que la trame est envoyée. Href indique une ligne envoyée. PCLK détermine qu'un nouvel octet est disponible. Comme on peut comprendre de l’oscillogramme nous devons obtenir le new ubyte D [0:7] à chaque front montant de pclk (posedge) où Vsync est 0 et href est 1. Ov7670 dispose d’une sortie en plusieurs formats. (RGB 565, RGB 555, RGB444 YUV / YCbCr4:2:2). Dans mon projet, j’ai utilisé les valeurs de Registre nécessaires pour obtenir le format de sortie RGB444.