ARTIX
Comment utiliser Verilog et 3 Basys pour arrêter regarder
J'ai fait ce projet pour une classe en ligne. Le projet est écrit en Verilog. Le générateur d'horloge, les enable_sr (enable chiffres) et les modules ssd (affichage 7 segments) ont été fournis. Ma tâche consistait à écrire le module supérieur et les
Fusée-sonde avionique avec FPGA
Bonjour à tous rocketeer de nous,Mon nom est Mert Kahyaoğlu et mes amis m'appelle Emre Erbuğa nous sommes étudiants à l'Université technique d'Istanbul.Nous sommes membre de la TEAM ROCKET UIT. TEAM ROCKET UIT rejoint Intercollegiate fusée génie conc