Automatic Drink Mixer (5 / 14 étapes)

Étape 5: Configuration pour AXI GPIO blocs et les interruptions

• Dans cette étape, nous allons configurer six AXI GPIO nous vous avez ajoutés précédemment. Double-cliquez sur chaque GPIO AXI puis suivez tableau ci-dessous qui décrit les fonctions et comment définir des configurations de chaque GPIO AXI.
• Après avoir terminé des configurations pour tous les AXI GPIO, nous devons créer leurs signaux d’entrée/sortie. Vous verrez « GPIO + » pour chaque bloc. Cliquez sur le symbole « + » qui va s’étend l’interface de connexion, puis sélectionnez les signaux individuels. Vous pouvez ensuite faites un clic droit et sélectionnez « Effectuer externe. » Sélectionnez les entrées/sorties GPIO et renommez-le comme décrit dans le tableau que vous venez d’utiliser pour les configurations GPIO. Cette étape sert à attacher une épingle sur une adresse IP à un port d’e/s sur la conception de bloc. Intégrateur IP relie simplement le port sur l’IP d’une e/s externes. Le tableau dans cette étape les noms des signaux externes pour chaque bloc de matériel.
• Vous remarquerez que nous n’avons pas fait toutes les connexions externes à axi_gpio_0 et axi_gpio_3. Ces deux blocs seront connectera à deux PWM_Controller nous venons d’ajouter. Tout d’abord pour établir la connexion, cliquez sur le symbole « + » de chaque bloc GPIO, puis déplacez votre souris sur l’interface de connexion. Le curseur de la souris va changer à un crayon, et vous cliquez sur la connexion et dessiner une ligne droite qui font un lien avec le signal « Time_Control » de le PWM_Controller. axi_gpio_0 se connecte au PWM_Controller_0, et axi_gpio_3 se connecte au PWM_Controller_1.
• Établissez une connexion externe au signal « PWM » du bloc PWM_Controller. Des signaux externes de PWM_Controller_0 et PWM_Controller_0 sont appelées PWM_OUT_0 et PWM_OUT_1, respectivement. Ensuite, signal de « L’horloge » de chaque bloc de PWM_Controller sera relié à « FCLK_CLK0 » du bloc Zynq.
• Ensuite, nous connecter des signaux d’interruption d’axi_gpio_1 et axi_gpio_4 au bloc Zynq. Étant donné que l’interface « IRQ_F2P » du bloc Zynq ne peut pas être connecté à deux signaux d’interruption dans le même temps, « Concat » IP est ajouté au schéma pour concaténer les signaux individuels interruption dans un bus. Nous avons seulement deux signaux d’interruption nous n’avez pas besoin de configurer le bloc de xlconcat_0. Établir des liens à partir d’interfaces « ip2intc_irpt » d’axi_gpio_1 et axi_gpio_4 aux signaux « In0 » et « In1 » de la xlconcat_0 respectivement. Ensuite nous connecter « dout » signal d’interface « IRQ_F2P » de le Zynq.
• Après régénération de disposition, dès maintenant, que vous devriez avoir un schéma similaire à l’image ci-dessous. Fondamentalement, vous terminé connecter tous les blocs ensemble. Maintenant, nous allons créer un wrapper de HDL design. À côté de la navigation"Flow", nous avons une petite boîte qui a des "Sources/Design/signaux/Conseil". Sources sera code, design nous obtiendra là où nous sommes maintenant et signaux et Conseil gérer des signaux en interne dans notre conception et le Conseil que nous utilisons. Découvrez maintenant le volet « Sources » dans cette petite boîte. Faites un clic droit sur le dessin, puis cliquez sur « Create HDL Wrapper. » Nous voulons « Copie généré par le wrapper pour autoriser les modifications de l’utilisateur, » puis cliquez sur « OK ». Un message pop-up et dire le wrapper de HDL a été généré et copié dans le projet. Cliquez sur « OK ».