Étape 6: VHDL, Verilog ou schémas
Maintenant pour une des questions plus simple et la plus difficiles de répondre ; quelle langue utiliser voire pas du tout ? Cette seule question a été la source de quelques polémiques parmi les ingénieurs, donc je vais parler un peu de trois options.
Entrée schématique. Peut-être le moins difficile si l'on a expérience avec la conception logique au niveau de la porte. La plupart des outils ont toutes les portes dans la bibliothèque de composants. Le tirage est de retour qu’avec un schéma vous devez spécifier et placez chaque barrière, sauf si vous avez construit les fonctions et avez sauvé leur. Avec le codage, vous pouvez décrire comment vous voulez que la logique à utiliser et pas nécessaire d’appeler explicitement à chaque porte. C’est l’un des avantages du codage avec un langage de description de matériel ou HDL.
�
VHDL et Verilog sont langages de programmation utilisés pour décrire la logique de type matériel. Tous deux sont des langages de haut niveau tels que C et C++, mais permettent de coder une fonction logique à un très basique (c.-à-d. gate niveau) niveau.
�
Voici quelques exemples d’une porte et à l’aide de VHDL et Verilog dans le fichier PDF ci-joint.
�