Étape 6: Sortie - CDMA et bloc Design partie 1
Le but du contrôleur HDMI est d’afficher les images traitées. Maintenant, avec le contrôleur de mise en œuvre et prêt à partir, nous devrions penser alimenter ce contrôleur avec des données. Étant donné qu’un grand nombre de processus d’amélioration de l’image se déroulera dans la FP (système de traitement = processeur ARM) et les images a volonté résident dans la mémoire vive DDR. Il faut donc un moyen d’obtenir les données de la mémoire RAM au contrôleur HDMI.
Il y a en fait plusieurs façons valables pour atteindre cet objectif. Nous pourrions utiliser :
-VDMA IP avec un jet de AXI de vidéo sur IP
-DMA IP avec AXI flux vidéo sur IP
-Le DMA dans la FP (visible dans le schéma ci-dessus)
-IP CDMA
Les deux premières options sont deux bonnes options mais ils ont tendance à utiliser beaucoup plus de ressources dans le FPGA. Le tiers souffre quand il s’agit de performance, car il ne peut utiliser les Ports de GP et pas le HP ones. Le quatrième est notre choix pour ce projet. L’ACMD a une plus faible empreinte sur l’utilisation de logique FPGA et peut utiliser les ports HP.