Étape 3: Le problème défini : changement de niveau
La famille TTL permet un 2V - 5V différence soit considéré comme un sommet et définit le seuil de sortie pour la grande sous 2, 7V à 5V. Dans la famille CMOS, une entrée de vouloir définir la haute doit apporter entre 3,5 v et 5 v. Mais TTL n’a qu’à apporter 2, 7V, laissant une différence de presque une volt qui est valide pour le TTL et non valide pour le CMOS. C’est quand un circuit TTL veut envoyer une haute et sources quelque part dans cette gamme de nébuleuse qui n’est pas valide pour le CMOS haute mais qui est pour le TTL.
La réponse est de décalage de niveau. Il s’agit de la Loi d’activement soit déplacer vers le bas ou vers le haut une tension de signal pour correspondre à une cible IC. Le plus utile que j’ai trouvé est le passage jusqu'à 5V de 3.3V signal.