J'ai fait ce projet de simulation d'une classe en ligne. Le projet est écrit en Verilog. Nous allons utiliser la simulation dans Vivado pour visualiser la forme d'onde en enable_sr(enable digit) de l'arrêt montre projet précédemment créé. En outre, n

J'ai fait ce projet pour une classe en ligne. Le projet est écrit en Verilog. Les modules de diviseur et compteur d'horloge ont été fournis. Ma tâche consistait à écrire le module supérieur pour afficher 3 bit de sortie du compteur sur l'afficheur 7