Ce projet et son tutoriel ont été effectuées dans le cadre de notre projet finale CPE 133 à Cal Poly San Luis Obispo. Notre objectif était de créer un jeu de logique complet en VHDL en utilisant une carte FPGA 3 Nexys et une composante hors Commissio