Étape 5: Attribution d’instruction
Maintenant il est temps de mettre en place le circuit. En ce moment, nous allons utiliser une « affectation » déclaration en Verilog pour connecter le port de sortie « conduit » au port d’entrée « sw ». L’instruction « assign » est utilisée afin que chaque fois qu’un signal est placé sur l’entrée nette qu'il sera transmis directement à l’orifice de sortie.
1 attribuer a conduit = sw ;
2