Construction de matériel dans un langage incorporé de Scala (ciseau) est une nouvelle façon de dΘcrire le matΘriel pour champ prédiffusés programmables (FPGA). Cette instructable vous emmènera à travers la façon de mettre en place une installation de ciseau et quelques choses cool que vous pouvez faire avec lui. Suppose une certaine familiarité avec la programmation, mais la connaissance de FPGA ou verilog n’est pas nécessaire.
Ce qui est un FPGA ?
Un FPGA est une puce qui est conçue pour avoir son matériel de circuit logique programmable (voir ici pour une comparaison avec des dispositifs similaires). Il est composé de différents blocs peu appelés tranches. Ces tranches peuvent être programmés pour faire diverses opérations simples telles que l’ajout des numéros ou des instructions conditionnelles logiques simples. Ces tranches sont ensuite reliés entre eux pour effectuer des tâches plus complexes. Une différence importante à retenir lorsque vous programmez un FPGA par rapport à la programmation traditionnelle CPU est que, sur un FPGA, tous les signaux sont traités en même temps, par opposition à séquentiellement et donc offre des vitesses de tâches à traiter au plus vite pour certains problèmes. C’est là un FPGA a un avantage sur les autres plates-formes informatiques.
Ce qui est Verilog ?
Verilog est un langage de description de matériel utilisé pour configurer des FPGA. Le ciseau est un langage utilisé pour générer le verilog. Fois la conception terminée en verilog, il peut être sythesised dans l’emplacement spécifique sur le FPGA. Cela peut générer une conception comme le montre l’image de electronicdesign.com
Pourquoi ciseau ?
Un des plus grands problèmes avec l’aide d’un FPGA est qu’ils sont durs au programme. Ce qui se passe en même temps peut être compliqué. Le ciseau est une belle façon de générer verilog avec une très belle façon de tester votre conception. En outre, il permet de paramétrisation simple de matériel, ce qui signifie que vos conceptions peut être très flexible.