Étape 10 : Générer le Bitstream et l’exportation du matériel
Un bitstream doit maintenant être généré pour le FPGA pour programmer. Dans le navigateur de flux, sélectionnez « Générer Bitstream ». Veuillez attendre que Bitstream génération peut être un processus prolongé.
Après c’est terminé et une confirmation est disponible, appelé « write_bitstream Complete » en haut à droite de l’écran. Ensuite, allez dans fichier, exporter et cliquez sur export matériel. Une fenêtre devrait apparaître. Cochez la case « Inclure le Bitstream » et cliquez sur ok. Allez dans l’onglet fichier, puis sélectionnez « Lancez SDK ». Vous pouvez également confirmer votre application en sélectionnant sur la conception de la mise en œuvre dans le navigateur de couler. Cela devrait puis actualisez la fenêtre de Vivado très semblable à celui affiché ci-dessus. Sélectionnez les ports e/s au bas de la fenêtre et assurez-vous que chaque entrée externe et le port de sortie sont mappé sur la broche de droite. Chaque représentation de broche se trouvent dans le manuel de référence de le Zybo ( https://www.digilentinc.com/Data/Products/ZYBO/ZY... ). Si chaque broche est mappé correctement, vous avez terminé avec la partie Vivado du projet !
