Etape 1: Le create_project script
Un modèle pour le script tcl utilisé dans les projets de Digilent que vous pouvez utiliser pour convertir votre projet existant se trouvent ci-dessous dans le fichier zip (une fois que vous avez décompressé et édité le fichier create_project, vous utiliserez le dossier à l’étape suivante).
À l’aide d’un éditeur de texte de votre choix pour ouvrir le fichier create_project.tcl dans le dossier de proj, vous devrez modifier deux champs affichés dans l’image ci-dessus. Dans la ligne « définir le nom de proj » il suffit d’entrer le nom de votre projet par des guillemets ("ProjectName"), qui détermine que le nom donné au fichier lorsque le script est exécuté. La deuxième ligne à modifier est « set part_num » et vous demande de saisir le numéro de référence de la FPGA spécifique que vous ciblez.
Ceci est plus facilement obtenu à partir du projet existant dans les "paramètres de projet' option sous « Outils » se déroulant à Vivado, dans le champ appelé « Dispositif de projet ».