Étape 2: Configurer le bloc de Zynq
Maintenant, cliquez sur l’onglet « Configuration MIO » sur le côté gauche de l’écran. Développez « Périphériques d’e/s ». Vérifiez les deux "SD 0", "ENET 0", et "UART 1". Puis développez « GPIO » au sein de qui. Cochez la case « GPIO MIO ». Certaines autres boîtes seront vérifié aussi bien ce qui est ok. Ensuite étendre « Application Processor Unit » et cochez "Timer 0" et « Chien de garde ».
Cliquez sur l’onglet « Configuration de l’horloge » sur le côté gauche de l’écran. Développez « PL tissu horloges ». Assurez-vous que « FCLK_CLK0 » est sélectionné et que sa valeur est de 100 MHz.
Maintenant, cliquez sur l’onglet « Interruptions » sur le côté gauche de l’écran. Cliquez sur la case « Tissu interrompt ». Développez « PL-PS », puis cochez la case « IRQ_F2P [0:15] ». Cela servira plus tard dans le projet à générer d’interruption du processeur de la FPGA. Allez-y et cliquez sur « OK » en bas à droite de la fenêtre.