Étape 10 : Édition du Wrapper de HDL
Maintenant, double-cliquez sur "LEDVisualizer_wrapper" (la première partie va changer en fonction de ce que vous avez nommé votre conception). Nous avons besoin de faire quelques changements ici afin d’y inclure notre verilog personnalisé dans la conception. Et comme une note de côté, vous souhaitez généralement faire IP personnalisé pour ce faire. Je n’ai pas ici parce que quand j’ai essayé de faire que c’était un peu de douleur.
Tout d’abord, mettez en commentaire les quatre signaux commençant par « AXI » en haut de la section « module ». Défilez vers le bas de la section du module et de commenter tout après « FIXED_IO_ps_srstb ». Ensuite, nous avons besoin d’ajouter certains signaux dans la section avec entrées/sorties au début. Regardez les photos ci-dessus pour voir quels sont ceux qui. Maintenant en commentaire les quatre signaux d’entrée/sortie « AXI ». Maintenant commenter tous les signaux d’entrée/sortie après « FIXED_IO_ps_srstb ». Ajoutez ensuite les signaux montrés dans l’image ci-dessus. Ajoutez maintenant les fils montrés dans l’image ci-dessus à la section des fils. NE commentons pas des signaux de n’importe quel fil.
Nous devons maintenant faire le wrapper de savoir que nous voulons intégrer notre Verilog personnalisé dans le système. Nous faisons cela en définissant des instances de nos modules de Verilog dans le wrapper. Allez-y et copiez les instances du fsm, AudioSetup et AudioCodecSetup du fichier wrapper fournie et collez-les dans vos propres (ou il suffit de copier le fichier wrapper entier de celui qui a été soumise).
Enfin, il suffit de garder à l’esprit que si vous avez quelque chose nommé différemment alors je l’ai fait vous pouvez obtenir Erreurs lorsque vous essayez de générer le bitstream. Gardez un œil sur pour ça !
Après avoir enregistré le fichier, vous devriez remarquer que tous le module sont maintenant sous les fichiers de wrapper dans le volet de Sources.