Ce tutoriel est la deuxième partie d'une série de trois parties qui traite de la mise en place le MIG IP fourni par Xilinx pour utiliser la mémoire DDR à bord de la Commission de Nexys4 et l'interface avec l'IP de TFT AXI pour utiliser le port VGA de