Étape 10 : Écrire le Module Verilog
Tout d’abord, masquer le panneau « Design Run » en cliquant sur le bouton réduire
Double-cliquez sur le module « Circuit1 » pour commencer à écrire le programme Verilog. Vous verrez qu'il y a une syntaxe par défaut.
module Circuit1)
d’entrée x,
sortie z
);
endmodule
Module Circuit1--> Circuit 1
d’entrée x--> l’entrée nous avons créé
sortie--> la sortie nous avons créé
Les parenthèses () dans la définition de module
Le point-virgule ";" pour exécuter la syntaxe
Nous voulons des 4 entrées, alors nous faisons un tableau de 0 à 3. La syntaxe sera
module Circuit1)
d’entrée [3:0] x, / / créer 4 entrées
sortie z / / créer une entrée
);
endmodule
Ensuite, nous voulons aussi affecter la relation et à la sortie. Donc, nous écrire
assigner des z = & x ;