Étape 6: Citations/Extra Info
Les modules « sseg_dec » et « clk_div » ont été créés par Bryan Mealy, professeur à Cal Poly, San Luis Obispo. Ces modules nous ont été fournies dans notre classe de CPE 133 Digital Design enseignée par Andrew Danowitz.
Ce projet a été créé comme un projet Final pour CPE 133 Digital Design à Cal Poly, San Luis Obispo. Ce projet nous a appris sur les applications de la vie réelle des FPGA dans une façon amusante et créative.