Étape 4: Création d’un fichier UCF
Après avoir écrit tous les modules VHDL pour ce projet, il est important d’écrire un fichier de contraintes utilisateur (UCF), qui décrit les broches sur la carte FPGA correspondent aux entrées et sorties du principal module VHDL. Vous trouverez les numéros pertinents en utilisant le manuel de votre carte FPGA. Dans le fichier StepSynthesizer.ucf, vous pouvez voir quelles épingles dans notre projet, nous avons utilisé.