Étape 1: Architecture de système
Composants de système de base :
FPGA
Horloge de chaos
Unité de commande Connectome
Régulateur de l’univers
Composants périphériques système de soutien :
Pont de FT232H USB-to-serial
Régulateur de tension
Dragon de l’AVR (AVR ISP)
Blaster USB (JTAG FPGA)
Hub USB
Ce gâchis tout a commencé parce que je pensais à comment libre volonté chez l’homme pourrait faire valoir autorisés.* l’argument fini impliquant la continuité du temps.
Si cet argument contient d’eau (ce n’est pas : aucun argument ne : seulement les passes de données test empirique muster pour moi), il m’a amené à se demander si un réseau de neurones artificiels pourrait être apportée à être continu dans le temps. Réseaux de neurones plus sont implémentées dans le logiciel dans les systèmes temps discrétisé (bien que memristors, PAAs et leurs semblables permettent une architecture neuromorphic en temps continu) et je suis curieux de savoir si tout effet chaotique intéressant surviennent lorsque le réseau de neurones est autorisé à être asynchrone.
Chaque neurone numérique asynchrone a été développé dans un Altera EP4CE6E22C8N. Après avoir ajouté la logique multiplexage requise, le réseau de 36 neurones occupe environ 4000 éléments logiques, 65 % de la puce. Mais c’est juste pour les 36 neurones et multiplexeurs synapse associé, c'est-à-dire, un réseau de vide qui peut être recâblé toutefois basé sur les commandes externes, avec i/o lignes qui mappent directement vers la synapse de lignes d’entrée (par exemple nerve_splice_into_layer_0_axon_in_0) et de lignes de sortie axon (p. ex. nerve_tap_from_layer_5_axon_out_3). Il y a 6 lignes de sortie, 1 DTACK (transfert de données reconnaissent) ligne et 18 lignes d’entrée. « On dirait matériel soigné » dites-vous. En effet, c’est, lecteur imaginaire ! Toutefois, pour l’utiliser en fait, j’ai besoin d’avoir un moyen pour s’interfacer avec la chose (je l’ai nommé Xenolux!), et donc notre saga commence...
Ce qui est nécessaire pour utiliser le réseau de neurones synthétique ? Pour commencer, une unité de contrôle Connectome. Il doit y avoir un processeur externe qui raconte le réseau Comment câbler. Chaque neurone a 6 synapses ; Il y a un excitateur et une synapse inhibitrice de chacun des poids suivants : 0,17, 0,5 et 1,0. Chaque synapse a un tout petit peu (4 bits, donc un quartet, en fait) de RAM. La bitcode chez les témoins de RAM de la synapse la synapse est multiplexeur, qui décide où il est connecté. Chaque synapse peut être raccordé à rien (null, au sol, pas de signal), à l’un des 6 axones en provenance de la couche précédente de neurones synthétiques, ou à un « stim_line », qui fournit une constante stimulation signal (sorte de l’inverse d’une connexion nulle).
Les synapses sont accessibles individuellement par bits d’adresse 9 réglage qui sont mis en forme comme suit: 3 bits pour choisir quelle couche de neurones, 3 bits pour sélectionner quel neurone sur la 6 dans le calque sélectionné et 3 bits de 6 pour sélectionner quel SYNAPSE des 6 dans le neurone. La ligne de données « mux_write_enable » (qui fait exactement ce qu’il indique sur l’étain) est affirmée un peu après que l’adresse de la synapse et la synapse désiré bitcode sont appliquées.
* basé sur le non-déterminisme causée par l’absence de variables cachées locales
que les moments précis dans lequel effondrement de fonctions d’onde ne seraient véritablement aléatoires, et que ce changement dans le temps permettrait aux modification du fonctionnement du réseau de manière non linéaire chaotique.
