Étape 13 : Schéma de câblage et fonctions
Le circuit ensemble schématique est indiqué sur la figure. La version pleine grandeur sont visibles en cliquant sur l’image et le cas échéant, téléchargement du fichier. Une version imprimable de la deux page est également indiquée dans l’étape de fabrication ainsi que les fichiers de PCB 1:1.
Alimentation d’énergie :
L’alimentation est dérivée de la ±12V et + 5V sorties de la SMP de PC qui sont protégés par 250mA et 500mA fusibles respectivement.
U3 fournit 9V de + 12V et U4 + 5V de la + 9V.
R1 ajuste la tension de la broche 1 de U2 qui est propulsé par - 12V afin de fournir un - 2.5V compensé de tension pour les étages d’entrée analogiques.
Circuit de DSPIC30F4011 :
L’interconnexion base du micro-contrôleur DSPIC30F4011 est indiquée sur la figure.
+ 5V constitue la DMV / AVDD et Gnd le VSS, une version filtrée de + 5V formes le + VREF.
Goupilles de 4-9 AN2-AN8 forme les six entrées analogiques.
Broches 13 et 14 sont connectés à la cristal de 6MHz.
Broches 15 et 16 sont utilisés pour la communication série
Broche 19 OC4 est la référence PWM pour l’échantillonnage – DAC
Broches, 23, 22 et 18 forment les sorties PWM DAC
27-30 les broches sont les entrées numériques
Broches 35-38 sont les sorties numériques
Broche 34 est utilisé pour indiquer l’occupé (e)
Broches 25 & 26 sont réservées à la programmation série
Et 17 broches est utilisé comme l’interruption de déclenchement de bord pour l’entrée analogique canal 1
Interface série :
Une simple interface série repose sur la disponibilité de + 5V et - 2,5 v fournitures de bureau. Q5 forme un onduleur et convertisseur de niveau TTL pour le PC TX Data et Q6 prend le microcontrôleur TTL TX Data et le convertit en pseudo RS232 niveaux de - 2, 5V à + 5V approprié pour les données de RX PC.
Le débit de données programmé dans le logiciel est 115 Kbits/s.
Interface analogique :
U1A constitue l’interface d’entrée pour les canaux analogiques 1. Le diviseur de potentiel R2 + R3 et R6 crée une impédance d’entrée de ~ 1MΩ et une division par 8 pour l’entrée ±10V signal. Le signal divisé potentiel apparaît à la sortie de U1A avec un gain non inversé de 2.
A - 2.5V tension d’offset est alimentée à R8 qui apparaît comme un gain de 2.5V compensé à la sortie de U1A en raison de l’inversion de l’unité R9/R8 +.
Effectivement le signal d’entrée ±10V apparaît comme un 0 à + 5V signal à AN2. L’impédance d’entrée est de ~ 1MΩ et la réponse en fréquence déterminée par les caractéristiques de la large bande passante FET OpAmp LF353 est généralement de 2 MHz.
Interrompre le Circuit :
La sortie de U1A constitue une des entrées pour le comparateur IC U16, LM311. L’autre entrée est formé en faisant la moyenne de la PWM sortie OC3. U16 est configuré comme un comparateur à hystérésis en utilisant la résistance de rétroaction R43.
En marche le mode d’interruption est invoqué par logiciel durant les fonctions continues et coulissantes de la Mode « Capture ». La sortie de U1A est comparée à la valeur moyenne des OC3 qui se situe entre 0 et + 5V et une forme d’onde rectangulaire est générée à l’interruption d’entrée. Cette interruption est utilisée pour sélectionner les + ive / - ive edge pour déclencher le Mode « Capture ».
Interface d’entrée/sortie numérique
Un 54LS244 Octal Buffer, U5 est utilisé pour tamponner les entrées et sorties numériques depuis et vers le microcontrôleur. Cela permet la mise en mémoire tampon et protection pour les broches d’e/s de microcontrôleur.
Numérique-analogique convertisseur Circuits
Un roman PWM basé Digital to Analog Converter circuit a été réalisé dans le cadre du matériel Aj-ATE.
Simples convertisseurs numérique-analogique (DAC) réalisé par low-pass-filtrage des signaux microcontrôleur généré Pulse-Width-Modulated (PWM) ont une réponse qui est en général un dixième de la fréquence de coupure du filtre. Cette idée de conception est une nouvelle implémentation d’une méthode décrite dans (1 référence) employant une rampe de référence dont la sortie est échantillonné et-tenues par le PWM signal fournissant un débit égal à la fréquence PWM. Le circuit implémente un ±10V, 10 Bit DAC avec un débit de 20 KHz.
Un DSPIC30F4011 de Microchip fonctionne à une fréquence de 96 MHz et les signaux PWM de Capture sont définies pour un compte de 1200 correspondant à une fréquence PWM de 20 KHz. Signal PWM OC4 avec un nombre fixe de 1170 est utilisé comme référence pour la génération de la rampe et OC1 contrôle le PWM-CAD. IC U1A avec transistor PNP Q1 constitue une source de courant de précision charge condensateur C2. OC4 inversé par IC U3A commutateurs transistor NPN ON Q2 pour une période de 30 chefs d’accusation générant une rampe nominale 0-5V à condensateur C2. La rampe est tamponnée amplifié et décalées par IC U1B, le gain et l’offset sont ajustées par potentiomètres R5 et R2. Signal PWM OC1 différenciés par condensateur C3 et résistance R9 est inversé par IC U3B formant un signal d’échantillonnage 1uSec pour l’échantillon-and-hold IC U2. U2 broche 5, forme de la sortie DAC et s’ajuste au - 10V, 0V et + 10V pour chefs de OC1 PWM de 88, 600 et 1112 respectivement, correspondant à un nombre de 10 bits de 1024.
Le comte de 88 permet d’éviter la zone non linéaire initiale de la rampe telle que la PWM-DAC montre bonne linéarité un LSB de 20mV et une précision de ± 40mV. PWM-DACs supplémentaires pourraient également être implémentées à l’aide de sorties PWM capturer OC2 et OC3.
Dans la mémoire tampon de sortie analogique Vout3
La chaîne de signaux PWM / analogique pour Vout3 est montrée. OC3 est sortie du PWM qui après différenciation par C8-R29 et inversion par U13B constitue l’entrée de l’échantillon-and-hold à S/H IC LF398, U9.
Le 09:50 V rampe fait le signal d’entrée à S/H IC LF398, U9. La sortie de U9 est le signal analogique sans tampon correspondant à Vout3.
Sortie de IC U8 est protégé par une simple étape de push pull classe B formée par Q1 et Q2. La combinaison de U8, Q1 et Q2 constitue une étape d’amplificateur et de tampon non inversé l’unité gain. Transistors Q2 et Q3 ainsi que R21 et R22 limitent le courant de sortie vers ±300mA.
